

УСТРОЙСТВА
ЧИСЛОВОГО
ПРОГРАММНОГО
УПРАВЛЕНИЯ

„ЭЛЕКТРОНИКА НЦ-31“

Альбом № 5

I. УСТРОЙСТВО 9202. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. З.035.006 ТО

I. I. ВВЕДЕНИЕ

I. I. 1. Настоящее техническое описание предназначено для изучения технических характеристик и работы Устройства 9202 З.035.006 (в дальнейшем - Устройство).

I. I. 2. При изучении Устройства необходимо дополнительно пользоваться схемой электрической принципиальной З.035.006 ЗГ. (см. приложение 1, альбом №7)

I. I. 3. Перечень принятых сокращений и обозначений:

ББ	- выборка блока;
ГТ	- готовность;
ЗЛ	- запись;
ИП	- измерительный преобразователь;
Контр.	- контроль;
ПА	- подадрес;
Пр.Б	- регистр буферный;
РГ.ИП	- регистр измерительного преобразователя;
Рг.Сост.	- регистр состояния;
Сч.	- счетчик;
Уст.	- установка;
УЧПУ	- устройство числового программного управления;
ШФ	- шинный формирователь;
Я	- ячейка.

I. 2. ЧАСТИЧЕНИЕ

I. 2. 1. Устройство предназначено для приема информации о путях и направлениях перемещения исполнительного механизма привода, хранения и считывания ее в процессоре.

I. 2. 2. Устройство входит в состав УЧПУ "Электроника Щ-31".

I.3. ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ДАННЫЕ И ХАРАКТЕРИСТИКИ

I.3.1. Напряжение питания устройства (+5±0,25) В.

I.3.2. Сигналы на вход устройства подаются в двоичном коде, при этом:

- уровень логического "0" $U_{\text{вх}}^0 \leq 1,5$ В;
- уровень логической "1" $U_{\text{вх}}^1 \geq 9,6$ В.

I.3.3. Максимальная частота следования входных сигналов не превышает 70 кГц.

I.3.4. На выходе устройства формируются сигналы в двоичном коде, при этом:

- уровень логического "0" $U_{\text{вых}}^0 \leq 0,4$ В;
- уровень логической "1" $U_{\text{вых}}^1 \geq 2,4$ В.

I.3.5. Длительность сигнала "TT", формируемого устройством при обращении к нему, не превышает 3,2 мкс.

I.3.6. Конструктивно устройство выполнено на печатной плате с габаритными размерами 366 x 220 мм с четырьмя накладными разъемами. Через вилки Х1, Х2 осуществляется связь устройства с микро-ЭВМ, а через вилки Х3, Х4 - с измерительными преобразователями.

I.4. УСТРОЙСТВО И ПРИНЦИП РАБОТЫ

I.4.1. Устройство состоит из следующих функциональных узлов:

- генератора тактовых импульсов;
- формирователя запросов;
- схемы управления;
- ячеек обработки сигналов измерительных преобразователей;
- регистра состояния и буферного регистра;

I.4.2. Генератор тактовых импульсов собран на элементах D32.1, 2, 3, D1.1, 2, 3, 4, D2.5, D5, D13 и Q^{m2} x EI. Генератор, стабилизированный резонатором Q, вырабатывает импульсы частотой 10 кГц (D32.1, 2, 3, D1.1). Из этих импульсов формируются три последовательности тактовых импульсов с частотой 2,5 кГц (элемент D13, выводы 06 и 07, D1.4) се, сдвигом каждой последующей относительно предыдущей на четверть периода, а также две последовательности тактовых импульсов с частотой 312,5 кГц (элемент D13, вы-

ходы II, I2), которые сдвинуты относительно друг друга на 0,8 мкс и формируются только во время сеанса связи с устройством.

I.4.3. Формирователь запросов (D3.1) при наличии сигналов НВ <4> = 0 и НА <3> = 1 запускает схему обработки запросов (D1.3.4, D6, D3.3), которая осуществляет synchronization сигналов запросов тактовыми импульсами, вырабатываемыми генератором, и формирует временнную диаграмму сеанса связи с устройством. Одновременно формируется сигнал TT (D12.1, 2, D14.1), длительность которого не превышает 3,2 мкс, и сигнал подготовки НВ в сеансу связи с устройством (D2.3).

I.4.4. Схема управления (D22.1, 2, 3, 4, 5, D27, D28, D25, D29.1, D30, D31) в зависимости от кода НА <0> ... НА <2> и сигнала ЗИ обеспечивает выработку управляемых сигналов для выполнения действий, перечисленных в табл. I.

Таблица I

НА <2>	НА <1>	НА <0>	Производимые действия	
			ЗИ = 0	ЗИ = 1
0	I	I	Запись в Сч. 4	Чтение Сч. 4
I	0	0	Запись в Сч. 3	Чтение Сч. 3
I	0	I	Запись в Сч. 2	Чтение Сч. 2
I	I	0	Запись в Сч. 1	Чтение Сч. 1
I	I	I	Запись в Рг.Сост	Чтение Рг.Сост

Помечания: Логическому "0" соответствует обозначение - 0, логической "1" - I.

В режиме чтения схемой управления (D25.1) формируется сигнал запроса считываемой информации в РгБ (помимо сигналов чтения), а при считывании информации со счетчиков Сч. 1...Сч. 4 формируется сигнал установки счетчиков в начальное состояние, следуяший относительно сигнала записи в Рг.Б на 0,8 мкс.

I.4.5. В состав устройства входит 4 канала (A1..A4) обработки сигналов ЗИ (по числу ЗИ). Каждый канал выполняет следующие операции:

- осуществляет определенную развязку цепей устройства (D34, D35, D36);
- осуществляет synchronization сигналов ЗИ тактовыми импульсами, вырабатываемыми генератором устройства, и залиту их ковек (D38.1, 2, 3, D37.1, D39.1, 2, 3, 4, D40..D43);
- производят определение направления перемещения по сигналам, поступающим от ЗИ (D45.1, D47);
- осуществляют счет, хранение, запись и выдачу информации о залитии и направлении перемещения исполнительского механизма.

привода посредством реверсивного счетчика (D50, D51, D54, D55) и узла выходных вентилей (D52, D53, D56, D57) по сигналам, формируемым схемой управления;

- формирует сигнал прерывания по приходу сигнала "Нуль-метки" от ИП (D38.2, D45.1, D45.1)

1.4.6. Рг.Сост. состоит из регистра маски прерываний по "нуль-метке" (D19) и регистра адреса прерываемой координаты (D20, D21). Считывания информации из Рг.Сост. производится через узел выходных вентилей (D24, D23). Если Рг.Сост. размаскирован и приходит "нуль-метка" по какому-либо каналу, то в результате автоматически устанавливается маска и записывается "1" в соответствующий разряд регистра адреса прерываемой координаты. Распределение разрядов регистра состояний приведено в табл. 2.

Канал размаскирован, если в соответствующий разряд записана "1".

Если 1, 2 или 3-й каналы размаскированы, то по приходе сигнала "нуль-метка" по любому из этих каналов происходит обнуление информации в счетчике соответствующего канала.

Таблица 2

Разряд регистра состояний	Назначение разряда
0	Маска 1 канала
1	Маска 2 канала
2	Маска 3 канала
3	Маска 4 канала
4	Прерывание по 1 каналу
5	Прерывание по 2 каналу
6	Прерывание по 3 каналу
7	Прерывание по 4 каналу

1.4.7. Рг.В (D7...D10) предназначен для запоминания передаваемой информации в режиме чтения. Связь о линиях данных процессора осуществляется через шинные формирователи (D15...D18).

2. УСТРОЙСТВО 9209. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. З.035.007-02 Т0

2.1. ВВЕДЕНИЕ

2.1.1. Настоящее техническое описание содержит основные сведения о технических характеристиках и работе устройства 9209 З.035.007-02 (в дальнейшем - Устройство).

2.1.2. При изучении издания необходимо дополнительное пользоваться схемой электрической принципиальной З.035.007 ЗЭ. и схемой расположения (см. приложение 2, альб. 7).

2.1.3. Перечень принятых сокращений и обозначений:

НБ	- выбор блока
ЗИ	- запись
ПА	- поладрес
Уст.	- установка
УЧПУ	- устройство числового программируемого управления
Ф	- формирователь
ЦАП	- цифро-аналоговый преобразователь
ИФ	- индийский формирователь
Я	- ячейка

2.2. НАЗНАЧЕНИЕ

2.2.1. Устройство предназначено для приема и хранения информации о величинах установившейся скорости подачи исполнительного механизма привода и формирования пропорционального ее аналогового сигнала постоянного тока.

2.2.2. Устройство входит в состав УЧПУ "Электроника НЦ-ЭП".

2.3. ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

2.3.1. Выражение названий Устройства:

- аналоговые: (15°0,75) В, минус (15°0,75) : (5°0,25) В
- цифровые: (5°0,25) В

2.3.2. Сигналы на вход Устройства подаются в двоичном коде, при этом:

- уровень логического "0" $U_{BL} \leq 0,4$ В
- уровень логической "1" $U_{BL} \geq 2,4$ В

2.3.3. На выходе Устройства формируются аналоговые сигналы постоянного тока в диапазоне (10 ± 1) В, ($\text{минус } 10 \pm 1$) В.

2.3.4. Конструктивно Устройство выполнено на печатной плате с габаритами размерами 366 x 220 мм с четырьмя накладными разъемами СНП-58-32/94x9B-23-1-0. Через вилки XT1, XT2 осуществляется связь Устройства с микро-ЭВМ, а через вилки XT3, XT4 - с приводом.

2.4. УСТРОЙСТВО И ПРИНЦИП РАБОТЫ

2.4.1. Устройство состоит из следующих функциональных устройств:

- источника опорного напряжения;
- схемы адресации;
- формирователя управляемого напряжения.

Настоящее Устройство имеет 3 формирователя управляемого напряжения Ф1, Ф2, Ф4.

2.4.2. Источник опорного напряжения выполнен на элементах VD1, R15, VD1, VD2, VT1, VT2.

Потенциометром R23 устанавливается номинальная величина опорного напряжения, при этом через стабилитрон VD1 протекает ток оптимальной величины. Напряжение со стабилитрона VD1 подается на инверсный вход буферного усилителя (микросхема D15). В случае изменения опорного напряжения происходит разбалансировка инвертирующего усилителя (D11). По цепи VT1, VD2, R16 протекает ток. В точке соединения элементов VD1, VD2, R17 изменяется потенциал, приложенный к инверсному входу буферного усилителя. В результате величина опорного напряжения возвращается к номинальной.

2.4.3. Схема адресации (D10, D12 - D14, M6, D17) обеспечивает при наличии сигналов М6 <3> = I и МА <2>, МА <3> = I выработку управляемых сигналов (D14) : для записи ("ЗП" = 0) или чтения ("ЗП" = I) информации во входных регистрах (D4 - D6) ЦАП. Номер канала определяется сигналами МА <0>, МА <1>. Сигналом УСТ осуществляется предварительная запись нулевого кода во входные регистры ЦАП при выключении питания.

Приложение. 0 - уровень логического нуля;
I - уровень логической единицы.

2.4.4. Формирователь (Ф1, Ф2, Ф4) управляемого напряжения состоит из входного 12-разрядного регистра (D4 - D6), минного формирователя (D1 - D3), оптронных ячеек (A1 - A6) для развязок аналогового и цифрового напряжений питания и цифро-аналогового преобразователя (D7, D8, D9). КФ обеспечивает прием и передачу информации в микро-ЭВМ по сигналам управления, вырабатываемым схемой адресации. Потенциометром R5 устанавливается необходимая величина опорного напряжения для ЦАП. Потенциометром R9 устанавливается U_{BL} = 0 при нулевом коде на ЦАП. Потенциометром R13 производится фиксировка выходного усилителя D8.

3. УСТРОЙСТВО 920I. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.035.008 ТО

3.1. ВВЕДЕНИЕ

3.1.1. Настоящее техническое описание содержит основные сведения о технических характеристиках и работе устройства 920I.

3.1.2. При изучении устройства необходимо дополнительно пользоваться схемой электрической принципиальной 3.035.008 ЗЗ (см. приложение 3, альбом 7).

3.2. НАЗНАЧЕНИЕ

Устройство 920I представляет собой контроллер электроавтоматики (в дальнейшем по тексту - КЭ), который предназначается для обеспечения приема информации от узла электроавтоматики станка в устройство числового программируемого управления (УЧПУ) и для выдачи управляемой и технологической информации в узел электроавтоматики станка. КЭ входит в состав УЧПУ "Электроника НИ-31".

3.3. ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

3.3.1. Питание КЭ осуществляется от стабилизированных поточныхиков питания напряжением $(+5 \pm 0,25)$ В и $(+24 \pm 3)$ В.

3.3.2. Параметры входных и выходных сигналов с блока электроавтоматики:

- напряжение сигнала логической единицы $U_{\text{вых}} \geq U_{\text{вх}} \geq 16 \text{ В};$
- напряжение сигнала логического нуля $U_{\text{вых}} \leq 2,4 \text{ В};$
- входной ток при логической единице $0,1 \text{ А} \geq I_{\text{вх}} \geq 0,01 \text{ А};$
- выходной ток открытого ключа $0,1 \text{ А} \geq I_{\text{вых}} \geq 0,01 \text{ А};$
- выходной ток закрытого ключа $I_{\text{вых}} \leq 0,0005 \text{ А};$
- падение напряжения на открытом ключе $U_{\text{п}} \leq 1,5 \text{ В}.$

3.3.3. Параметры сигналов с шин магистрали:

- уровень логического нуля $U_0 \leq 0,4 \text{ В};$
- уровень логической единицы $U_1 \geq 2,4 \text{ В}.$

3.3.4. Потребляемая мощность - не более 10 Вт.

3.3.5. Конструктивное исполнение - печатная плата с габаритными размерами $366,7 \times 220 \text{ мм},$ высотой установки навесных элементов - не более 12 мм.

3.4. УСТРОЙСТВО ЧИ ПРИНЦИП РАБОТЫ

3.4.1. Связь устройства с внешними цепями осуществляется через 4 вилки СНП-53-32/94x98-23-1-0. Через вилку ХТ1, ХТ2 осуществляется связь с микро-ЭВМ; через ХТ3, ХТ4 - связь с узлами электроавтоматики (ЗА) станка (см. 3.035.008-53).

3.4.2. В КЭ для передачи информации от УЧПУ в узел ЗА станка предусмотрен выходной 16-разрядный регистр (D_8, D_9). Прием информации от узла ЗА станка производится на входной 16-разрядный регистр (D_{27}, D_{28}).

3.4.3. В составе КЭ имеется 8-разрядный регистр маски (D_{20}, D_{21}).

3.4.4. Запись в регистры и выдача информации из регистров на шину магистрали производятся по сигналам управления от микро-ЭВМ "ЗП" и "НЕ_2" с указанием адреса регистра.

3.4.5. Адресная информация поступает с шин магистрали и расшифровывается на элементах $D_{19.3}, D_{19.4}, D_{19.5}, D_{19.6}, D_{24.2}, D_{22}.$

3.4.6. Информация при записи в КЭ поступает с шин магистрали через линейные импульсные формирователи ($D_4 - D_7$) в выходной регистр (D_8, D_9), затем через инверторы, элементы узла развязки (A5 - A20) и вилку ХТ4 передается в устройство электроавтоматики станка.

3.4.7. Из устройства электроавтоматики станка информация через вилку ХТ3, элементы узла развязки (A1 - A4) поступает и записывается

во входной регистр (D_{27}, D_{28}); запись во входной регистр возможна и с шин магистрали при тестовой проверке регистра.

3.4.8. При считывании из регистров информации через микросхемы коммутации ($D_{10} - D_{17}$), линии импульсные формирователи ($Y_4 - D_7$) и вилку ХТ1 поступают на шину магистрали.

4. ЯЧЕЙКА АМТ. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.056.018 TO

4.1. ВВЕДЕНИЕ

4.1.1. Настоящее техническое описание содержит основные сведения об устройстве и работе ячейки АМТ и является основным документом для изучения последней.

4.1.2. При изучении устройства и работы ячейки АМТ рекомендуется дополнительное пользоваться схемой электрической принципиальной 3.056.018-39 и схемой расположения (см. приложение 5, лист 7).

4.2. НАЗНАЧЕНИЕ

Ячейка АМТ входит в состав устройства числового программного управления (УЧПУ) "Электроника НЦ-31-01" и предназначена для:

- осуществления обмена данными между процессором УЧПУ и устройствами связи со станком, которые находятся на магистрали, имеющей интерфейс, отличный от интерфейса магистрали НЦ, на которой расположен процессор УЧПУ;

- отсчета интервалов времени, программируемых процессором в виде двоичного кода, и выдачи по определенным правилам прерывания на процессор УЧПУ по истечении заданного временного интервала.

4.3. СОСТАВ АМТ

В состав ячейки АМТ входят следующие функциональные узлы (см. блок-схему рис.1):

- адаптер магистрали (AM);
- программируемый таймер (PT).

Таблица 3

Распределение адресов
по устройствам АМТ

Значения адресов	Устройства АМТ	Адресное содержимое	Управляющие разряды данных МИЦ	Сигнал выбора дисков	Примечание
I70400	ПТ	Обращение к счетчику по объему данных	0-15		
I70401	ПТ	Обращение к ТгР и ТгПр по объему данными	0-ТгР 1-ТгПр		
I70402	ПТ	Обращение к счетчику для его установки			
I70420	АМ	Обращение к регистру маски по объему данных	3 - ИО 2 - КЭ 1 - КИИ 0 - ДРТ		
I70440-I70457	ИО			Б51	
I70464-I70477	КЭ			Б52	
I70500-I70517	КИИ			Б53	
I70520-I70537	ДРТ			Б54	


Примечание. Значения адресов приводятся в восьмикратной записи.

4.4. УСТРОЙСТВО И РАБОТА АМТ

4.4.1. Распределение адресов

Распределение адресов по устройствам АМТ представлено в табл.3. Вектор прерывания процессора от ПТ - 0002158

- 10 -



4.4.1.1. Описание линий и сигналов магистрали НЦ

Данная магистраль включает в себя следующие сигнальные линии:
Линии адресов и данных АД <15...0> используются с раздельением во времени:

- как адресные для обращения процессора к АМ;
- для передачи данных между процессором и АМ;

- 11 -

- для передачи слова прерывания (запись прерывания) от АМТ в процессор, воспринимающему сигналы прерывания.

Сигналом "Обмен" ОБИ процессор синхронизирует процедуру обмена данными. Первый фронт сигнала ОБИ определяетт об установке на линиях АД постоянного адреса.

Сигнал на линии "Чтение данных" ДЧИ используется процессором для извещения АМТ о готовности к приему данных (по переднему фронту), а также о приеме данных с линий АД (по заднему фронту).

Сигнал на линии "Запись данных" ДЗИ используется процессором для извещения АМТ о достоверности установленных на линиях АД данных.

Сигнал на линии "Ответ" СТВ ведомое устройство извещает процессор либо с приемом данных с линий АД, либо с выдаче данных на линии АД. Сигнал СТВ вырабатывается в ответ на сигнал ДЧИ или ДЗИ.

Сигнал на линии "Ошибка при обмене" ОБИ используется ведомым устройством для извещения процессора об ошибке при хранении информации.

Линия "Запрос прерывания" ЗПР используется устройствами для извещения процессора о внешнем прерывании.

Сигнал на линии "Разрешение прерывания" РПР используется для разрешения процессором запрашиваемому прерыванию устройству выдать вектор прерывания.

Сигнал на линии "Установка" УСТ приводят все устройства на магистрали в исходное состояние.

Сигнал на линии "Выборка устройства" ВУ служит признаком обращения процессора к устройствам на магистрали НЦ, адрес которых содержит "1" в четырех старших разрядах 16-разрядного кода адреса, т.е. А=17XXX (8).

4.4.1.2. Описание линий и сигналов магистрали устройств связи со станком (УСС)

В состав УСС входят следующие устройства:

культ оператора (КО);

контроллер электроавтоматики (КЭ) или устройство 9201

контроллер электропривода (КП) или устройство 9239

контроллер измерительных преобразователей (КИП) или устр. 9202

Данная магистраль включает следующие сигнальные линии:

Сигналом "Выбор блока" ВБ_i (i=1-4) адаптер магистрали производит выбор блока УСС для обмена данными с процессором.

Сигналами "Подадрес" ПА <0...3> адаптер магистрали конкретно определяет код адреса регистра выбранного блока, с которым выполняется обмен информацией.

Сигнал "Запись" ЗИ используется адаптером магистрали для извещения блоков УСС:

о достоверности установленных на линиях АД <15...0> данных (высокий уровень сигнала);

о готовности к приему данных с линий АД <15...0> (высокий уровень сигнала).

Сигнал на линии "Готовность" ГР позволяет АМТ о готовности блоков УСС к обмену данными (высокий уровень сигнала указывает на готовность блока к приему, выдача данных).

4.4.2. Описание алгоритмов взаимодействия АМТ и процессором при обращении последнего по обмену языком к АМ и Ш

Последовательность ввода:

процессор устанавливает на линиях АД <15...0> адрес, определяющий задомого, т.е. адрес того устройства, к которому обращается процессор по обмену данными;

процессор устанавливает на линиях сигналы ОБИ и ВУ;

при наличии сигналов ВУ и ОБИ АМТ производит дешифрацию 11-7 разрядов адреса и осуществляет запись необходиимых полей адреса за регистр;

процессор устанавливает на линии сигнала ДЧИ и одновременно с установкой сигнала ДЧИ производитбросок сигнала ВУ и адреса на линиях АД <15...0>;

АМТ в ответ на сигнал ДЧИ устанавливает сигнал СТВ, данные на линиях АД <15...0> и сигнал ОИВ в случае одностороннего обмена;

процессор принимает данные с линий АД <15...0> и сигнал ОИВ, после чего производятбросок сигнала ДЧИ;

по заднему фронту сигнала ДЧИ АМТ снимает данные с линий АД <15...0> и сигнал ОИВ, после чего происходитбросок сигнала СТВ;

процессор по заднему фронту сигнала ОИВ производитбросок сигнала ОБИ;

по заднему фронту сигнала ОБИ производится установка триггеров приема адресной информации АМТ в начальное состояние.

Несложиваемость выхода:

процессор устанавливает на линиях АД <15...0> адрес, определяющий задомого;

процессор устанавливает на линиях сигналы ОБИ и ВУ;

АМТ производит дешифрацию 11-7 разрядов адреса и осуществляет запись необходиимых полей адреса за регистр;

процессор устанавливает на линиях АД <15...0> данные и сигнал ДАИ;

по переднему фронту сигнала ДАИ АМТ принимает данные с линий АД <15...0>, формирует сигнал СТВ и ОИВ в случае одностороннего обмена;

процессор по переднему фронту сигнала СТВ сбрасывает сигнал ДЗИ и принимает данные с линий АД <15...0>;

АМГ по заднему фронту сигнала ДЗИ сбрасывает сигналы на линии СТВ и ОБМ;

процессор по заднему фронту сигнала СТВ сбрасывает сигнал ОБМ;

АМГ по заднему фронту сигнала ОБМ производит сброс адресной информации.

Последовательность прерываний:

АМГ устанавливает сигнал на линии ЗИРІ;

процессор анализирует линию ЗИРІ и при наличии незамаскированного запроса прерывает выполнение текущей программы;

прерванный процессор осуществляет захват магистрали и по завершении процедуры захвата устанавливает сигналы ДЧТ и РПРИ;

АМГ по сигналам РПРИ и ДЧТ сбрасывает сигнал ЗИРІ, выдает на линии АД <15...0> вектор прерывания и устанавливает сигнал СТВ;

процессор по переднему фронту сигнала СТВ производит прием с линий АД <15...0> вектора прерывания, а затем осуществляет сброс сигналов РПРИ и ДЧТ;

АМГ по заднему фронту сигнала ДЧТ производит сброс вектора прерывания с линий АД <15...0> и сигнала СТВ;

процессор распознает по принятому вектору прерывания адрес устройства, обратимого с прерыванием, устанавливает его на линиях АД <15...0> и осуществляет процедуру ввода данных, передав управление подпрограмма обработки данного прерывания.

4.4.2.2. Описание алгоритмов взаимодействия между блоками УСС и процессором.

Временные диаграммы алгоритмов взаимодействия представлены на рис. 2, 3.

Последовательность ввода (см. рис. 2):

ведущий устанавливает на линиях АД <15...0> адрес, определяющий ведомого;

ведущий устанавливает на линиях сигналы ОБМ и ВУ;

АМГ производит дешифрацию II-7 разрядов адреса;

АМГ по появившимся сигналам ОБМ записывает необходимые поля адреса на свои регистры;

АМГ по сигналу дешифрации и по сигналу ОБМ выдаст на линии ПА сигналы (транслирует содержимое 3-0 разрядов адреса на линии ПА) и формирует сигнал, стробирующий прием сигнала ДЧТ;

ведущий устанавливает на линии сигнала ДЧТ и одновременно с установкой сигнала ДЧТ производит сброс сигнала ВУ и адреса на линиях АД <15...0>;

АМГ через 0,5 мкс после установки сигнала ДЧТ устанавливает сигнал ББ на линии того блока УСС, адрес которого был установлен на линиях АД <15...0>.

АМГ через 2 мкс после установки сигнала ББ приступает к анализу сигнала ГТ. Если адресуемое устройство "быстро", т.е. оно успевает выставить данные в течение 2 мкс, то на ГТ сохраняется высокий уровень. В этом случае АМГ устанавливает сигнал СТВ. В противном случае АМГ ожидает окончания выдачи данных на линии АД <15...0>, т.е. ожидает высокого уровня на линии ГТ и только после этого устанавливает сигнал СТВ;

ведущий сбрасывает сигнал ДЧТ;

АМГ сбрасывает сигнал СТВ и сигнал ББ;

ведущий сбрасывает сигнал ОБМ;

АМГ снимает информацию с линий ПА и устанавливает триггер регистров в исходное состояние.

Последовательность вывода (см. рис. 2):

ведущий устанавливает на линиях АД <15...0> адрес, определяющий ведомого;

ведущий устанавливает на линиях сигналы ОБМ и ВУ;

АМГ производит дешифрацию II-7 разрядов адреса;

АМГ по появлению сигнала ОБМ записывает необходимые поля адреса на свои регистры;

АМГ по сигналу дешифрации и сигналу ОБМ устанавливает на линии ПА информацию, т.е. транслирует содержимое 3-0 разрядов адреса из линий ПА;

ведущий устанавливает на линии сигнала ДЗИ и одновременно с установкой сигнала ДЗИ производит сброс ВУ и адреса на линиях АД <15...0>;

АМГ по сигналу ДЗИ устанавливает сигнал ЗП;

АМГ через 0,5 мкс после установки сигнала ДЗИ устанавливает сигнал ББ на линии того блока УСС, адрес которого был установлен на линиях АД <15...0>;

АМГ через 2 мкс после установки сигнала ББ приступает к анализу сигнала ГТ. Если адресуемое устройство "быстро", т.е. оно успевает закончить прием в течение 2 мкс, то на ГТ остается высокий уровень. В этом случае АМГ устанавливает сигнал СТВ. В противном случае АМГ ожидает окончания приема данных с линий АД <15...0>, т.е. ожидает высокого уровня на линии ГТ и только после этого устанавливает сигнал СТВ;

ведущий сбрасывает сигнал ДЗИ;

АМГ сбрасывает сигнал ЗП, СТВ и ББ;

ведущий сбрасывает сигнал ОБМ;

АМГ снимает информацию с линий ПА и устанавливает триггер регистров в исходное состояние.




Рис. 2. Временная диаграмма "Запись (чтение)" данных:
I - 500 нс
II - 2 мкс (мин.)

Временная диаграмма последовательности ввода и вывода представлена на рис. 2.

Последовательность прерывания (см. рис.3):

по истечении заданного временного интервала от программируемого таймера поступает сигнал прерывания ПРТ;

АМ трансмиттер из линии ЗПР1 процессора этот сигнал;

процессор анализирует состояние линии ЗПР1 и при наличии незамаскированного запроса приводит выполнение текущей программы;

прерванный процессор осуществляет захват магистрали;




Рис.3. Временная диаграмма "Прерывание"
I - вектор прерывания

По завершении процедуры захвата магистрали процессор устанавливает сигналы ДЧТ и РПРП;

АМ по сигналам РПРП и ДЧТ сбрасывает сигнал прерывания по линии ЗПР1 и формирует сигнал ОТВ, одновременно с формированием сигнала ОТВ АМ выдает в магистраль вектор прерывания;

процессор сбрасывает по сигналу ОТВ сигналы РПРП и ДЧТ;

АМ по заднему фронту сигнала ДЧТ сбрасывает сигнал ОТВ;

процессор распознает по принятому вектору прерывания адрес устройства, обратившегося с прерыванием, устанавливает последний на линиях АД <15..0> и осуществляет процедуру ввода данных.

4.4.3. Адаптер магистрали

4.4.3.1. Назначение

Адаптер магистрали (AM) предназначен для: обеспечения обмена данными между процессором УЧПУ и устройствами связи со станком, в состав которых входят пульт оператора, устройства 9201 (контроллер электроавтоматики), 9202 (контроллер импульсных преобразователей), 9209 (контроллер привода).

Состав

В состав AM входят:

- устройство ввода-вывода (УВВ);
- буферные усилители (БУ);
- регистры маски (Рг.М);
- триггер режима (Тг.Р);
- регистры адреса соответственно младших и старших разрядов (РгА1, РгА2);
- демодулятор старших разрядов адреса (ДША);
- демодулятор адреса (ДШ).

Описание блок-схемы AM

Блок-схема AM представлена на рис. 4

4.4.3.2. Работа AM при вводе-выводе информации:

Установленный ведущим на МНЦ адрес ячейки УСС через УВВ (D1...D4) поступает на внутреннюю магистраль. При этом разряды с 7 по 11 и сигнал ВУ поступают на ДША1 (D14.1, D15.1), и по переднему фронту сигнала ОБМ сигнал дешифрации запоминается в РгА2 (D20.1) сигнал с прямого выхода РгА2 стробирует прием младших (с 0 по 6) разрядов адреса в РгА1 (D12, D13). Адрес с выходов РгА1 (D12) поступает на ДШ (D18) и с его выходов через БУ (D23) в канал связи с УСС в виде сигналов ВВ1...ВВ4. Адрес с выхода (3 через БУ (D19) поступает в канал в виде сигн. ПА(0)...ПА(8)

4.4.3.3. Формирование сигналов управления при обращении к УСС (например, для случая вывода (записи) информации:

По сигналу ДЗП и сигналу опознания с выхода интегральной микросхемы (ИМС) D22.1 через ИМС D38.2, D33.1, D39.1 формируется сигнал ЗП, и через ИМС D29.4, D53, D47.2 - сигнал, поступающий на вход CS ИМС D23 и стробирующий появление сигналов ВВ1...ВВ4 в канале связи с УСС. Сигнал OTB формируется в этом случае по следующей цепи: D44, D47.1, D43.4, D29.3, D51, D45.2, D52.2, D39.2.

4.4.3.4. Работа AM по прерыванию

Если регистр маски (например, таймера D25.1) сброшен, т.е. [Рг.М]=0, сигнал прерывания от таймера ПРТ с выхода ИМС D15.2, проходя по цепям D28.2, D30.1, D32.2, D32.4, D27.2, D35.2 транслируется в сигнал ЗПР1.

По сигналу РПРП AM по цепи D26.2, D27.2, D35.2 собирает ЗПР1, по сигналам РПРП и ДЧТ через ИМС D30.2, D36.1, D21 стробирует появление в МНЦ вектора прерывания, а по цепи D36.1, D51, D45.2 и т.д. формирует сигнал OTB.

4.4.4. Программируемый таймер

4.4.4.1. Назначение

Программируемый таймер (ПТ) предназначен для: отсчета интервалов времени, программно задаваемых процессором (ПРЦ) в виде двоичного кода, и для выдачи сигналов прерывания в ПРЦ по истечении заданного временного интервала.

4.4.4.2. Состав

В состав ПТ входят:

- генератор импульсов счета (ГИС);
- счетчик (СЧ);
- триггер режима (Тг.Р);
- регистр данных (Рг.Д).

Описание блок-схемы ПТ

Блок-схема ПТ представлена на рис. 4

Работа генератора импульсов счета:

ГИС (D50, D54, D55) формирует импульсы длительностью $T_n \approx 50$ нс и периодом $T_i = 100$ мкс, запускающие схему счетчика СЧ (D16, D17). Запуск ГИС осуществляется по сигналу ПСК/ОСТ при наличии высокого уровня на 5 выходе D50, причем запуск и останов ГИС по сигналу ПСК/ОСТ производится ПРЦ при обращении последнего к ПТ при записи данных в счетчик СЧ.

4.4.4.3. Режимы работы ПТ

Существует два режима работы ПТ: циклический и нециклический в зависимости от состояния триггера режима Тг.Р (D27.1). При [Тг.Р]=1 устанавливается циклический режим работы таймера, при котором по сигналу ПРТ происходит запись данных из регистра данных Рг.Д таймера (D8...D11) в счетчик СЧ и запуск счетчика.

При циклической работе возможен программируемый останов ГИС при необходимости сменить информацию, ранее записанную в счетчик.

При [Тг.Р]=0 устанавливается нециклический режим. При этом режиме работы по сигналу ПРТ, транслируемому схемой управления в сигнал ПСК/ОСТ, производится останов ГИС.





рис. 4 Структурная схема АМТ

4.4.5. Конструкция

Конструктивно ячейка АМТ размещена на двухсторонней печатной плате с размерами 336,7 x 220 мм. Кроме микросхем и других элементов на плате устанавливается два разъема длястыковки ячейки с УЧПУ, два фланца для установки (выемки) ячейки в посадочное место корпуса УЧПУ; ловитель, предназначенный для точного направления ячейки перед стыковкой разъемов.

5. ПАНЕЛЬ ПО. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.057.033.ТО

5.1. ВВЕДЕНИЕ

5.1.1 Настоящее техническое описание (ТО) предназначено для ознакомления с составом и принципом работы панели пульта оператора (ПО).

5.1.2 При изучении ПО следует дополнительно пользоваться схемой электрической принципиальной 3.057.033.33 (см.приложение б,альбом 7)

5.2. НАЗНАЧЕНИЕ

Пульт оператора входит в состав устройства числового программного управления токарным станком (УЧПУ) и является аппаратным средством реализации выполнения следующих функций:

- загрузки оператором рабочих программ обработки детали;
- выбор режима работы УЧПУ со станком;
- индикации значения подачи инструмента станка;
- индикации текущего значения кадра программы обработки детали;
- индикации содержания кадра программы обработки детали при ее загрузке и после;

инициации текущих значений параметров при выполнении программы обработки;

редактирования программы обработки;

шагового режима обработки детали без перемещения инструмента для отладки программы;

ручного простого и ускоренного перемещения инструмента.

5.3. СОСТАВ ПАНЕЛИ ПО

Блок-схема панели ПО представлена на рис.5.

В её состав входят:

узел формирования кодов клавиатуры (УФК);

узел цифровой индикации (УЦИ);

узел дискретной индикации (УДИ);

узел ручного управления (УРУ).




Рис.5. Блок-схема ПО.

5.4. ОПИСАНИЕ ПАНЕЛИ ПО

Внешний вид панели ПО представлен на рис.5.

Ниже приведены символы и их значения:






Рис. 6. Внешний вид панели ПО
I - индикация подачи (№ 1...4)
II - индикация номера кадра (№ 5...7)
III - цифровой дисплей (№ 8...14)



- 24 -

Клавиши выбора направления подачи от маховичка и индикация нажатого состояния этих клавиш.




клавиши выбора направления перемещения при ручном безразмерном перемещении

IV. Клавиша ускоренного перемещения действует только совместно с клавишами выбора направления.


- выполнение состояния сбоя и команд, которые не должны отрабатываться до конца
- отработка программы без перемещения суппорта
- походовая отработка
- ввод данных в приращениях
- ускоренный ход при вводе команд на перемещение
- заблокировка памяти
- ввод или вывод на индикацию констант при загорании ламп
- режим перемещения от маховичка
- режим перемещения в ручном режиме от клавиш
- автоматический режим
- режим вывода на индикацию введенных в память команд и констант
- режим ввода в память команд или констант
- режим установки нулевой точки отсчета
- останов рабочего цикла
- пуск рабочего цикла в автоматическом режиме
- клавиша исполнения ввода или вывода команды или константы
- * - клавиша параметра кадра

- 25 -



- клавиши символов

+45°/-45° - фаски по осям



- цифровые клавиши

- знак перед направлением X или Z

C - стирание введенного значения

• - батарея заряжена - контрольная лампа состояния автономного источника питания (батареи)

5.5. УСТРОЙСТВО И РАБОТА ПАНЕЛИ ПО

5.5.1. Узел формирования кодов клавиатуры - УФК.

Функциональная схема УФК приведена на рис. 7.

Узел включает в себя :

тактовый генератор(Г), выполненный по схеме мультивибратора и формирующий тактовую частоту в пределах 10 ... 20 кГц ;

трехразрядный двоичный счетчик СЧ1 ;

декодатор двоичного кода в десятичный ДШ ;

блок клавиатуры БК ;

шифратор Ш, формирующий коды в соответствии с табл. 5 ;

регистр адресов клавиатуры РАК ;

выходные передатчики ПРД ;

узел блокировки УБЛ записи и чтения из РАК при нажатии нескольких клавиш одновременно.

схему формирования сигналов записи и чтения РАК, которая состоит из:

четырехразрядного двоичного счетчика СЧ2 ;

двух одновибраторов ОВ, ОВ1 ; $T_{OBI} = 10 \dots 20 \text{ мс}$;

$T_{OB} \approx 1 \dots 2 \text{ мкс}$;

трех триггеров - ТТ1, ТТ2; ТТ

двух схем "ИЛИ" - ИЛИ, ИЛИ1 ;

четырехсекционных И - И, ИИ, ИИ2, ИЗ ;

линии задержки ЛЗ .

Узел предназначен для :

формирования кодов, приведенных в табл. 5 ;

формирования сигнала записи в РАК ;

формирования сигнала чтения из РАК.

Рассмотрим цикл работы УФК.

На рис. 8 приведена функциональная схема блока клавиатуры.




Рис. 7. Функциональная схема УФК




Рис. 8. Блок клавиатуры

Таблица 5

Продолжение табл. 5



Коды клавиатуры ПД

Номер п/п	Код РКК								
	Двоичный				Восьмеричный				
	7	6	5	4	3	2	1	0	
1	0	0	0	0	I	0	0	I	011
2	0	0	0	0	I	0	I	0	012
3	0	0	0	0	I	0	I	I	013
4	0	0	0	0	I	I	0	0	014
5	0	0	0	0	I	I	0	I	015
6	0	0	0	0	I	I	I	0	016
7	0	0	0	1	0	0	0	I	031
8	0	0	0	I	0	0	I	C	022
9	0	0	0	I	0	0	I	I	023
10	0	0	0	I	C	I	0	C	034
11	0	0	0	I	C	I	0	I	025
12	0	0	0	I	0	I	I	0	026
13	0	0	0	I	I	0	C	I	031
14	0	0	0	I	I	0	I	0	032
15	0	0	0	I	I	0	I	I	033
16	0	0	0	I	I	I	0	0	034
17	0	0	0	I	I	I	0	I	035
18	0	0	0	I	I	I	I	0	036
19	0	0	I	0	0	0	0	I	041
20	0	0	I	0	0	0	I	0	042
21	0	0	I	0	0	0	I	I	043
22	0	0	I	0	0	I	0	0	044
23	0	0	I	0	0	I	0	I	045
24	0	0	I	0	0	I	I	0	046
25	0	0	I	0	I	C	0	I	051
26	0	0	I	0	I	0	I	0	052
27	0	0	I	0	I	0	I	I	053
28	0	0	I	0	I	I	0	0	054
29	0	0	I	0	I	I	0	I	055
30	0	0	I	0	I	I	I	0	056
31	0	0	I	I	0	0	C	I	061
32	0	0	I	I	0	0	I	0	062
33	0	0	I	I	0	0	I	I	063
34	0	0	I	I	0	I	0	0	064

Номер п/п	Код РКК								Восьмеричный
	Двоичный								
	7	6	5	4	3	2	1	0	
35	0	0	I	I	0	I	0	I	065
36	0	0	I	I	0	I	I	0	066
37	0	0	I	I	I	0	0	I	071
38	0	0	I	I	I	0	I	0	072
39	0	0	I	I	I	0	I	I	073
40	0	0	I	I	I	I	0	0	074
41	0	0	I	I	I	I	0	I	075
42	0	I	I	I	I	0	0	0	170
43	0	I	I	I	I	0	0	I	171
44	0	I	I	I	I	0	I	0	172
45	0	I	I	I	I	0	I	I	173
46	0	I	I	I	I	I	0	0	174
47	0	I	I	I	I	I	0	I	175
48	0	I	I	I	I	I	I	0	176
49	0	I	I	I	I	I	I	I	177
50	0	0	I	I	I	I	I	0	078

Обозначение клавиш в табл. 5

1	X	13	4
2	Z	14	5
3	F	15	6
4	M	16	7
5	S	17	8
6	T	18	9
7	P	19	N
8	B	20	M
9	O	21	+45
10	1	22	-45
11	2	23	↔
12	3	24	-



На входе а...j с выхода дешифратора Д поступает последовательность единичных друг относительно друга за такт импульсов (см. рис.9)

В время, когда возникает импульс на любом из входов (а...j), состоящие двоичного счетчика соответствует десятичному номеру выхода дешифратора, за которым присутствует импульс. Выход "а" имеет номер 1, выход "j" - номер 7. При замыкании клавиши импульс, номер которого определяется номером горизонтального ряда местонахождения клавиши, проходит на выход вертикальной шине ряда, в котором находится клавиша. Этот импульс поступает на вход шифратора Ш. Шифратор формирует на своих выходах двоичный код номера вертикальной шины, на которой появился импульс. Принцип формирования кодов клавиатуры такой, что код клавиши состоит из двоичных номеров вертикальных и горизонтальных рядов, в которых находится замыкаемая клавиша.

С выходов (б...к) вертикальных шин импульсы поступают на схему ИЛИ. С выхода ИЛИ импульс поступает на вход схемы И, за другой вход которой подается выход \bar{Q} с триггером ТТ1. Этот импульс проходит на вход одновибратора ОВ1, запуская его. Отрицательный импульс с выхода одновибратора длительностью 20 мс блокирует на это время вход схемы ИЛ. На другой вход схемы ИЛ поступает задержанный за этажерку ИЗ на 1 мкс импульс с выхода ИЛИ. Блокировка на 20 мс исключена для защиты от "дребезга" контактов клавиш. Импульс записи в РКК формиру-

ется после окончания "дребезга" контактов, величина которого по ТУ на клавишу Т дребезга ≤ 10 мс. С выхода ИЗ импульс поступает также на вход ТТ1, устанавливая его в "1". Это запрещает повторный запуск одновибратора за время одного нажатия на клавишу. Первый после блокировки импульс, появившийся на входе ИЛ (рис.9), проходит на выход и поступает на вход схемы ИЗ поступает выход Q ТТ2 (рис.9). Задним фронтом импульса с выхода ИЛ устанавливает в "1" триггер ТТ2, запрещая дальнейшее прохождение импульсов через ИЗ. Передним фронтом импульса с ИЗ происходит запись информации в РКК (рис.9). Повторная запись запрещена до тех пор, пока не устанавливается в "0" ТТ2. Выход Q триггера ТТ2 поступает на вход триггера ТТ и устанавливает его в "1" (рис.9). Выход Q триггера ТТ поступает на вход схемы И2, разрешая прохождение на выход сигнала ЧТ2 (рис.9) и чтение содержания регистра через выходные передатчики ПРД. Триггер ТТ устанавливается в "0" задним фронтом сигнала ЧТ2, который формируется ОВ длительностью 1 мкс. Сигнал ЧТ2 формируется на элементе И по следующему логическому правилу:

$$ЧТ2 = ЗП \cdot \bar{ИБГ} \cdot ПА <2> \cdot ПА <1> \cdot \bar{ИА} <0>.$$

Повторная запись и повторное чтение содержания РКК невозможно без установки в "0" ТТ1 и ТТ2. Эта установка вырабатывается при переходе клавиши через отмакие и происходит следующим образом:

с выхода тактового генератора импульсы поступают на счетный вход четырехразрядного двоичного счетчика СЧ2. На установочный вход "R" СЧ2 поступают импульсы с выхода схемы ИЛИ, которые вырабатываются, когда нажата одна из клавиш блока клавиатуры.

Эти импульсы, следующие с частотой $\frac{1}{F}$ такта, сбрасывают счетчик и позволяют установить в "1" Q_4 - выход четвертого разряда СЧ2.

Когда клавиша отпущена, импульсы сброса не поступают на вход "R" СЧ2 и на выходе Q_4 образуется перепад из "0" в "1".

Этот перепад, проходя через схему "ИЛИ", устанавливает в "0" триггеры ТТ1 и ТТ2, разрешая новый акт записи и чтения в РКК.

5.5.2. Узел цифровой индикации - УЦИ

Функциональная схема УЦИ приведена на рис.10.

Узел предназначен для цифровой индикации следующих характеристик:

- величины подачи (четыре десятичных цифры);
- номера кадра программы обработки (три десятичных цифры);
- параметров положения резца во время выполнения рабочей программы;
- содержания кадров рабочей программы;
- индикации ошибок и аварийных ситуаций.

Узел содержит:

- 4 шестнадцатиразрядных регистра цифровой индикации РИЦ1-РИЦ4;
- 4 дешифратора двоичного (четырехразрядного) кода числа в семисегментный код цифровых знакоиндикаторов ДШ1-ДШ4;
- 14 цифровых семисегментных знакоиндикаторов ИН1-ИН14;
- двухразрядный двоичный счетчик СЧ1;
- дешифратор двоичного кода в десятичный ДШ5;
- 4 транзистора VT1-VT4;
- трехходовую схему "И".

На рис. II приведено соответствие содержания разрядов РИЦ1-РИЦ4 номерам индикаторов ИН1-ИН14. В табл. 6 приведены адреса регистров РИЦ1-РИЦ4.

Рассмотрим циклы работы УДИ.

Информация, поступающая из магистралей адреса-данных (МАД) при наличии сигналов "Запись" и "ЧЕИ", записывается в зависимости от значений ПА <0>, ПА <1> в один из РИЦ по следующему логическому правилу:

$$ЗИ РИЦ_1 = ПА <2> \cdot \text{ЧЕИ} \cdot ЗИ \cdot \bar{ПА} <0> \cdot \bar{ПА} <1>$$

Значения ПА <0>, ПА <1> для РИЦ1-РИЦ4 приведены в табл. 6.

Сигнал ПА <2> · ЧЕИ · ЗИ формируется на выходе схемы И и поступает на входы (12) разрешения записи в РИЦ. Сигналы ПА <0>, ПА <1> поступают непосредственно на соответствующие адресные входы РИЦ. Конструктивно РИЦ1-РИЦ4 выполнены на четырех микросхемах типа ОЗУ 4x4. В целях экономии потребляемой мощности и уменьшения количества микросхем в УДИ применен метод динамической индикации. Он состоит в том, что в течение одного такта чтения длительностью 100 мс производится последовательное чтение содержания РИЦ, начиная с РИЦ1 и кончая РИЦ4, таким образом, что частота чтения каждого РИЦ = 25 кГц ($T_{\text{чит}} = 0,4$ мс) и мерцание индикатора за счет дискретности чтения не улавливается глазом оператора.

Технически это выполнено следующим образом. С выхода тактового генератора (узел УГК) импульсы поступают на двухразрядный двоичный счетчик СЧ1. Выходы СЧ1 поступают на адресные входы чтения РИЦ1-РИЦ4, осуществляя последовательный перебор адресов чтения. Кроме этого,





Рис. 9. Формирование сигналов записи и чтения РПК


они поступают на вход дешифратора двоичного кода в десятичный ДШ5. На выходах ДШ5 формируются 4 последовательности сдвигнутых на такт задающего генератора импульсов, показанных на рис. I2. На рисунке отмечен также номер РИЦ α , адрес которого формируется в момент существования импульса. Вход разрешения чтения РИЦ постоянно заведен на разрешающий потенциал. Появление информации на выходах РИЦ1 - РИЦ4 определяется наличием адреса данного РИЦ на его входах чтения. С выходов РИЦ1-РИЦ4 информация поступает на входы 4-х дешифраторов ДШ1 - ДШ4 двоичного кода в семисегментный код. С выходов ДШ1-ДШ4 семисегментный код двоичного числа, записанного в РИЦ, поступает на семисегментные цифровые знакоиндикаторы. Цифровой знакоиндикатор представляет собой линейку светодиодов с общим анодом. На катодах светодиодов поступает семисегментный код двоичного числа. На анодах светодиодов поступают импульсы с выхода ДШ5 (рис. I2), усиленные транзисторами VT1 - VT4. Наличие транзисторов обусловлено необходимости обеспечения максимальной величины тока для засветки 4-х индикаторов, когда горят все семь контактов в каждом из них. Таким образом, импульсы засветки поступают на анод знакоиндикаторов синхронно с формированием адресов РИЦ и происходит циклическое, с частотой $\approx 2,5$ кГц, чтение РИЦ1-РИЦ4.

5.5.3. Узел дискретной индикации

Функциональная схема УДИ приведена на рис. I3. Узел предназначен для засветки контрольных ламп, расположенных на панели ПО (рис. 6). Внешний вид панели ПО.



- 34 -



- 35 -

Рис. 10. Функциональная схема УДИ:
I - переключатели порядка; II - индикаторы параметров программы; III - инди-
каторы номера звонка




Рис. II. Распределение информации по разрядам РИЦ
I - подача; II - номер кадра




Рис. I2. Формирование сигналов записи в РИЦ:
I - $T = 400 \text{ мс}$; $f = 2,5 \text{ кГц}$

УДИ состоит из:

- 2-х нестандартноразрядных регистров РИД1-РИД2;
- схемы формирования сигнала записи информации в РИД1;
- схемы формирования сигнала записи информации в РИД2.

Таблица 6

Название	Обозначение	Разрядность	Доступность со стороны процессора	Код подачи
1. Регистр кодов клавиатуры	РИК	8	Чт	110
2. Регистр дискретной индикации	РИД1	16	ЗП	100
3. Регистр дискретной индикации	РИД2	16	ЗП	101
4. Регистр цифровой индикации	РИЦ1	16	ЗП	000
5. То же	РИЦ2	16	ЗП	001
6. —	РИЦ3	16	ЗП	010
7. —	РИЦ4	16	ЗП	011






Рис. I3. Функциональная схема УДИ:
I - "Внимание"; II - "Батарея заряжена"

Сигналы записи формируются по следующему логическому правилу:
ЗП_{РИД1}=ПА <2> · ПА <1> · ПА <0> · ВЫ1·ЗП
ЗП_{РИД2}=ПА <2> · ПА <1> · ПА <0> · ВЫ1·ЗП
ЗП РИД1 формируется на пятиходовом элементе "И"-И1.
ЗП РИД2 формируется на пятиходовом элементе "И"-И2 и инверторе "НЕ".

Входы регистров соединены через ограничительные сопротивления с катодами светодиодов (контрольных ламп), на аноды светодиодов подано $E_{\text{д}} = +5 \text{ В}$. Наличие бита информации в соответствующем разряде



РИД1



РИД2

Рис. 14. Распределение информации по разрядам РИД:
I - "Внимание"; II - "Батарея заряжена"

регистра сопровождается зажиганием соответствующего светодиода.
Таблица распределения информации по разрядам РИД1-РИД2 приведена на
рис. 14.




Рис. 15. Функциональная схема УРУ

5.5.4. Узел ручного управления - УРУ

Функциональная схема УРУ приведена на рис. 15. Узел предназначен для формирования кодов при нажатии на клавиши ручного управления \uparrow ; \downarrow ; \leftarrow ; \rightarrow и их сочетания с клавишей "ЛМ" и также для формирования сигнала разрешения чтения РЧГ. Сигнал РЧГрабатывается на выходе схемы "ИЛИ" и существует всё время, пока неожаты вышеперечисленные клавиши. При этом сигнал РЧГ блокирует работу одновибратора ОВУРКи разрешающимся РКК. Узел состоит из блока клавиш \uparrow , \downarrow , \leftarrow , \rightarrow , \sim , первые контакты которых соединены с землей, а вторые подаются на входы лифторатора III и четырехходовой схемы "ИЛИ". Лифторатор III формирует при замыкании вышеперечисленных клавиш коды в соответствии с табл. 5.

5.6. КОНСТРУКЦИЯ

5.6.1. Внешний вид панели ПО и размещение органов управления на ней приведены на рис. 6.

5.6.2. Монтаж микросхем производится на двухсторонней печатной плате с размерами 366,7x220 мм, на эту же плату устанавливаются эле-





Рис. 16. Расположение микросхем элементов на плате ПО
и навесных

могут индикации, резисторы, ёмкости и транзисторы в соответствии с рис. 16.

5.6.3. На эту же плату устанавливается панель жесткости, обеспечивающая механическую защиту платы от деформаций, вызванных нажатием клавиш. Затем монтируются клавиши в соответствии с рис. 6.

5.6.4. В табл. 3 приведено распределение ИМС по узлам ПО.

5.6.5. В табл. 7 приведено соответствие контактов разъемов ПО поступающим на них сигналам.

Таблица 7

Соответствие контактов разъемов блоков ПО
сигналам магистралей

П1	П2
A ₂	E _I = +5 В
B ₂	E _I = +5 В
A ₃	АД <15>
B ₆	АД <14>
A ₈	АД <13>
B ₈	АД <12>
A ₁₀	АД <11>

П1	П2
A ₂	Контроль АКК
B ₂	Информация АКК
A ₄	СВЧ
B ₇	ДТ
A ₈	ДЗИ
B ₉	Б7

Продолжение табл. 7

Х1

B ₁₀	АД <10>
A ₁₂	АД <9>
B ₁₂	АД <8>
B ₁₄	АД <7>
A ₁₆	АД <6>
B ₁₆	АД <5>
A ₁₈	АД <4>
B ₁₈	АД <3>
A ₂₀	АД <2>
B ₂₀	АД <1>
A ₂₂	АД <0>
B ₂₂	ПА <1>
A ₂₄	ПА <2>
B ₂₄	ПА <3>
A ₂₆	Пуск III
A ₂₈	Стоп I

Х2

B ₈	УСГ
B ₁₄	ЗИ
A ₁₆	АИИ
B ₁₆	АСИ
A ₁₈	ББ1
B ₁₈	ПЛ3
B ₂₀	ЗМ
A ₂₂	ПА <0>
B ₂₂	ПА <1>
A ₂₄	ПА <2>
B ₂₄	ПА <3>
A ₂₆	
A ₂₈	

ХТИ

B ₃₀	ОИВ
A ₃₂	РЗМИС
A ₄	Общий Е ₁ , Е ₆
B ₄	общий Е ₁ , Е ₆
A ₁₄	общий Е ₁ , Е ₆
B ₂₂	общий Е ₁ , Е ₆

ХТ2

A ₃₂	E ₁ = +5 В
B ₃₂	E ₂ = +5 В
A ₂₀	Общий Е ₁ , Е ₆
B ₁₂	общий Е ₁ , Е ₆
A ₃₀	Общий Е ₁ , Е ₆
B ₃₀	Общий Е ₁ , Е ₆

Распределение ИМС по узлам ПО

УФК	D 1, D 2, D 5, D7...D10, D 12...D 25, D 53...D 55, D 58 D 59
УЦИ	D 27...D 54, D 56
УДИ	D 7, D 53, D 57, D 60-D 67
УРУ	D 3, D 4, D 5

Таблица 8

6.1.3. В описании Устройства приведены следующие сокращения и обозначения:

УМ	- усилители магистральные
РГА	- регистр адреса
СОП	- схема опознания адреса
УУ	- устройство управления
НИ	- накопитель информации;
КОРР	- корректор
МП	- мультиплексор
РТЧ	- регистр числа
ФКР	- формирователь контрольных разрядов
ДИ	- демодембратор
Т	- триггер
ОЕМ	
ЛЧ	
ДЭМ	
СИВ	
СТВ	
БУ	
УСТ	
АИИ	
АО...А15	- разряды кода адреса (AO - старший разряд)
Д0...Д15	- разряды кода данных (D0 - старший разряд)
АО0...АО15	- разряды кода совмещённой шины адреса и данных
К1...К5	- контрольные разряды
МЦ	- магнитная ЗПУ
ПЗУ	- постоянное запоминающее устройство

} - сигналами управления

6. УСТРОЙСТВО 3500. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.069.044 ТО

6.1. ВВЕДЕНИЕ

6.1.1. Настоящее техническое описание (ТО) предназначено для ознакомления с техническими характеристиками и принципом работы Устройства 3500 (в дальнейшем - Устройство).

6.1.2. При изучении Устройства следует дополнительно пользоваться схемой электрической принципиальной 3.069.044.63 (см. приложение к альбому №7).

- 42 -

6.2. НАЗНАЧЕНИЕ

6.2.1. Устройство 3500 является оперативным запоминающим устройством (ОЗУ) и используется в составе ЭВМ "Электроника Ц-31".

6.2.2. Устройство предназначено также для хранения в ПЗУ базового матобеспечения ЭВМ "Электроника Ц-31".

6.3. ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ДАННЫЕ

6.3.1. Информационная ёмкость накопителя ОЗУ 4К слов (L=1024).

6.3.2. Для ОЗУ обмен управляемыми сигналами и двойной информацией осуществляется в соответствии с интерфейсом магистрали ИИ (в дальнейшем по тексту "магистраль").

- 43 -

6.3.3. Разрядность кода адреса и данных на магистрали - 16 изо-
чных разрядов.

6.3.4. ОЗУ осуществляет контроль считываемой информации с ис-
правлением одиночных ошибок на основе использования корректирующего
кода Хемминга.

6.3.5. Формат слова в накопителе - 21 разряд, из них:

16 разрядов - информационные;

5 разрядов - контрольные.

6.3.6. Время цикла чтения (записи) не более 1,5 мкс.

6.3.7. Напряжение питания +5 В $\pm 5\%$ (пульсации 100 мВ);

6.3.8. С целью обеспечения сохранности записанной информации
накопитель информации имеет отдельную шину питания +5 В хр, напряже-
ние на которой сохраняется при отключении питания от всех остальных
узлов ОЗУ (аварийный режим).

6.3.9. Накопитель обеспечивает хранение записанной информации
в диапазоне напряжения питания от +3,5 до +5,5 В.

6.3.10. Общая мощность, потребляемая ОЗУ, не более 6 Вт.

6.3.11. Ток, потребляемый накопителем в режиме хранения, -
не более 5 мА.

6.3.12. Накопитель информации построен на БИС ОЗУ статического
типа КР537РУ3A.

6.3.13. Уровни сигналов на магистрали МПЦ соответствуют уров-
ням ТТЛ схем.

6.3.14. Информационная емкость ПЗУ 8К 16-разрядных двоичных
слов.

6.3.15. Чтение информации из ПЗУ осуществляется по интерфейсу
внутренней магистрали процессора.

6.3.16. Время выборки из ПЗУ информационного слова - не более
0,9 мкс.

6.3.17. Питание накопителя ПЗУ осуществляется от источника
+5 В через понижающие напряжение диоды.

6.3.18. Накопитель информации ПЗУ построен на 2-х микросхемах
К596РЕ1.

6.4. СОСТАВ

6.4.1. Устройство 3500 состоит из 2-х частей: ОЗУ и ПЗУ.

6.4.2. В ОЗУ входят следующие функциональные узлы:

усилители магистральные - УМ;

устройство управления, реализующее интерфейс обмена по
внешней магистрали (МПЦ) и формирующее сигналы управления - ПУ;
регистр адреса - РА;

схемы опознания адреса обращения к ОЗУ - СОП ОЗУ и к трет-
тегору отключения корректора - СОП КОРР;

корректор ошибок КОРР, включающий в себя демодулятор кода
номера разрядов ошибки - ДШ и регистр числа - РЧ;

триггер отключения корректора - ТКОР;

накопитель информации НИ;

мультиплексор данных - МП;

формирователь контрольных разрядов ФКР.

Структурная схема ОЗУ представлена на рис.17.

6.4.3. В ПЗУ входят следующие функциональные узлы:

устройство управления, реализующее интерфейс обмена по
внешней магистрали процессора;

накопитель информации;

регистр адреса;

схема опознания адреса ПЗУ.

Структурная схема ПЗУ представлена на рис.18.

6.5. УСТРОЙСТВО И РАБОТА ОЗУ

6.5.1. Все сигналы управления, а также 16-ти разрядные коды ад-
реса и данных, которые поступают в ОЗУ из магистрали МПЦ и выдаются
в магистраль из ОЗУ, проходят через магистральные усилители УМ. Уси-
лители сигналов управления - односторонние, а усилители 16-раз-
рядной шины адреса и данных - двухнаправленные и, в зависимости от
режима работы ОЗУ (запись или чтение), работают на прием или пере-
дачу соответственно. При отсутствии обращения усилители находятся в
режиме приема кода из магистрали.

6.5.2. Устройство, обращающееся к ОЗУ (ведущий), выставляет на
магистрали 16-разрядный код адреса ОЗУ; а спустя 75 нс - сигнал об-
мена на линии ОБМ. Схема опознания СОП ОЗУ опознает обращение к ОЗУ
по четырем старшим разрядам кода адреса А12-А15, по сигналу ОБМ за-
поминает опознание и выдает строб, по которому происходит запись 12
младших разрядов кода адреса в регистр адреса РА. С выхода РА код
адреса поступает на адресные входы накопителя информации НИ. Мини-
мально необходимое время для опознания и захвата адреса регистром
100 нс, после чего ведущий снимает с магистрали код адреса и, в за-
висимости от режима работы, выставляет сигнал чтения - ДЧТ или запи-
си - ДЗП на соответствующих линиях управления.

6.5.3. При обращении в режиме ЗАПИСЬ, после захвата адреса РА
ведущий выставляет на магистрали 16-разрядный код данных, который
через УМ поступает на информационные входы НИ, а также через мульти-
плексор данных МП на формирователь контрольных разрядов ФКР. Через
100 нс после выдачи кода данных ведущий выставляет сигнал ДЗП, по ко-




Рис. 47. Структурная схема ОЗУ

I - СОИ/НОР.	У - ДШ	IX - СОИ/СОЯ	XVII - приемник отыскания корректоров
II - т.кор.	УI - сумматор мод. 2	XVIII - от бр. МИ	XVIII - прием-передача
III - МИ	УII - РГЧ	XIX - от бр. МИ	
IV - ФГЧ	УIII - ИИ	XVI - приемка окончания коррекции	




Рис. 48. Структурная схема ОЗУ:
I - схема опознавания адреса

торому устройство управления УУ формирует сигналы управления ИИ по входам СЕ и WE/RE (ЗАПИСЬ).

ФГЧ из 16-разрядного кода данных формирует на основе кода Хэмминга пять контрольных разрядов K1-K5, которые затем также поступают на информационные входы ИИ. Таким образом, в накопитель записываются 16 разрядов кода данных и 5 контрольных разрядов. Через время, необходимое для записи информации в ИИ, УУ снимает сигнал со входов СЕ и формирует сигнал ответа на линии "СТВ", по которому ведущий снижает сигнал на линии ДЗН и код данных на магистрали. УУ по сбросу сигнала ДЗН прекращает выдачу сигнала СТВ, а ведущий по сбросу сигнала СТВ снимает ОБИ. По сбросу сигнала ОБИ УУ сбрасывает опознавание ОЗУ. На этом полный цикл записи данных заканчивается.

6.5.4. При обращении к ОЗУ в режиме ЧТЕНИЕ после захвата адреса регистром РГЧ ведущий выставляет сигнал на линии ДЧТ, по которому УУ переключает усилители ИИ на передачу, а мультиплексор МИ - на прием данных из ИИ и выдает сигналы СЕ и WE/RE (чтение) на накопитель. Через время, равное времени выборки, 21-разрядный код из ИИ заносится в РГЧ, выходы 16 информационных разрядов которого подключены ко входам усилителей ИИ одноименных разрядов магистрали. После этого УУ снимает сигнал СЕ с накопителя. Записанный в РГЧ код поступает через мультиплексор МИ на формирователь контрольных разрядов, на выходе которого в случае наличия ошибки формируется 5-разрядный код, отличный от нулевого, дешифруемый далее в ДШ корректора. В результате из одного из выходов ДШ появляется сигнал, который изменяет состояние соответствующего разряда РГЧ на противоположное. УУ формирует сигнал СТВ и ведущий по сигналу СТВ считывает вставленный в это время на магистраль код данных, после чего сбрасывает сигнал ДЧТ. УУ по сбросу ДЧТ снимает сигнал ОБИ и прекращает обмен.

6.5.5. При работе в режиме тестирования накопителя в магистраль при чтении из ОЗУ должна поступать некорректируемая информация. С этой целью в ОЗУ введен триггер отключения корректора, сигнал с выхода которого блокирует коррекцию информации в регистре числа РЧ.

Для отключения корректора ведущий выставляет на магистраль в режиме "Запись" адрес корректора. Опознание адреса производится схемой СОП КОРР по 12-ти младшим разрядам кода адреса, при наличии сигнала на линии ВУ. При поступлении сигнала ОБМ СОП КОРР выдает сигнал разрешения записи в триггер отключения корректора ТКОРР по 16 разряду (D0) кода данных. Запись "I" в ТКОР является признаком отключения корректора, по которому УУ формирует сигнал OTB, далее происходит процесс, описанный в п.6.5.3.

Включение корректора производит ведущий сигналом по линии "Уст" или записью "0" по адресу ТКОР.

6.5.6. При появление сигнала на линии АИП УУ блокирует выдачу сигнала СЕ на накопитель на все время присутствия сигнала АИП, в результате чего накопитель переходит в режим хранения.

6.6. РАБОТА ОТДЕЛЬНЫХ УЗЛОВ ОЗУ

6.6.1. В качестве двухнаправленных магистральных усилителей УМ используется микросхемы линий формирователей K569AP26 № I...D 4, D 6, управление которыми за прием или передачу осуществляется по входам УВ. Магистральным усилителем выходного сигнала OTB является микросхема K569AP26 № 20.

6.6.2. Схемы опознания адреса СОП КОР и СОП ОЗУ представляют собой схемы сравнения на 12 и 4 разряда соответственно, построенные на микросхемах K555Ш1. В СОП ОЗУ входит схема сравнения D 5 и D - триггер опознания D 7. I, в СОП КОР - схема сравнения D 44..D 45, схема 4И D 40 и триггер опознания D 49. I. При отсутствии сигнала С.И. триггеры опознания удерживаются в 0 сигналом по R-входу, при появившемся сигнале ОСИ на R-входах устанавливается "1", а через время задержки на микросхеме D8, передним (положительным) фронтом ОСИ по С-входу в триггер опознания записывается I с выхода схемы сравнения. Записка адресов ОЗУ и корректора производится перепадкой перемычек. Положительным фронтом с выхода триггера опознания ОЗУ (D 7. I) записывается в РГА код адреса A0-A11.

6.6.3. Регистр адреса РГА собран на трех четырехразрядных D-регистрах K163TM8 (D10, D11, D12).

6.6.4. Накопитель информации (НИ) включает в себя 21 БИС ОЗУ КР537РУЗА. Функционально НИ состоит из двух частей: накопителя данных D51..D66 и накопителя контрольных разрядов D67..D71.

Управление по входам "запись-чтение" (WE/RE) - общее для обеих частей, а по входам СЕ (выбор кристалла) - каждая из частей накопителя имеет отдельную линию управления.

При высоком уровне на выходе СЕ (режим хранения) информационные выходы НИ переходят в третью (высокоомное) состояние.

6.6.5. Регистр числа РЧ собран на регистрах-мультиплексорах D 21...D 26 типа K555Ш13. Запись информации в РЧ осуществляется в В-канал из НИ, А-канал из магистрали по отбору С. Направление приема - по входам V.

6.6.6. Формирователь контрольных разрядов ФКР собран на микросхемах D31..D 35 K155Ш2 и D 36 K155Ш5. Формирование контрольных разрядов производится на основе кода Хэмминга в соответствии с таблицей.

6.6.7. Демодификатор корректора собран на микросхемах D37..D 39 K555Ш7, выходы которых подключаются к одни из входов схем исключающее ИЛИ, инвертирующим искаженные разряды, подаваемые на вторые входы.

6.6.8. Устройство управления УУ ОЗУ состоит из R-C генератора импульсов на микросхеме D 15, формирователя временных стробов управления на 2-х регистрах D18, D19, триггера отсчета D7.2 и логики управления D8, D13..D16. Запуск генератора осуществляется сигналом с выхода D 8.4, а останов - с выхода Q3 D19 как при записи, так и при чтении. Импульсы с выхода генератора поступают на С-ходы D-регистров формирователя временных стробов, соединенных в "кольцо" по схеме "счетчика Джонсона", с выходов которого сигналы подаются на управление НИ, РЧ, дц.

Таблица 9

Информационные разряды (на линии)										Код разрядов						
D0	D1	D2	D3	D4	D5	D6	D7	D8	D9	D10	D11	D12	D13	D14	D15	K
○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	K1
○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	K2
○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	K3
○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	K4
○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	K5

- 50 -

В триггере ответа осуществляется формирование сигнала СГВ. Установка триггера в "1" производится по С-входу с выхода микросхемы D16.2 временным стробом (в случае записи данных в ОЗУ) с формирователя или сигналом с триггера отключения корректора D49.2 (при записи команды отключения корректора работа формирователя временных стробов блокирована). По окончании обмена триггер ответа сбрасывается в "0" сигналом по R-входу. На транзисторах VT2, VT4 собран формирователь сигнала выбора кристалла - СЕ накопителя данных, а на VT1, VT3 - накопителя контрольных разрядов. При отсутствии сигнала АИП (высокий уровень на линии АИП) импульсы с выхода микросхем D17.1 и D17.2 проходят соответственно через VT1...VT4 на входы СЕ накопителя. При поступлении сигнала АИП (низкий уровень) на базы транзисторов VT3 и VT4 они закрываются, что через R29 и R30 обеспечивает высокие уровни напряжения на входах СЕ обеих частей накопителя.

6.6.9. Триггер отключения корректора ТКОР D43.2 служит для записи команды отключения корректора. Командой отключения является наличие "1" в младшем разряде (D0) данных, который подключен к D-входу триггера. Запись осуществляется по С-входу сигналом с выхода триггера опознания корректора. Сброс триггера осуществляется сигналом на линии УСГ или записью "0" в триггер отключения корректора.

6.7. УСТРОЙСТВО И РАБОТА ПЗУ

6.7.1. Код адреса по внутренней магистрали процессора подается в сопровождении сигналов ВМ и ТВА на схему опознания D80. В случае совпадения адреса с кодом, запятым в схеме опознания, с выхода D80 вырабатывается сигнал запуска УУ (D72...D74, D79, D81). С выхода УУ вырабатывается строб записи адреса в PRA (D75...D78), а на магистраль выдаются синхронизирующие сигналы АПК и ПМ.

6.7.2. По магистральным сигналам ВМ и Ч ПЗУ при условии опознания адреса УУ вырабатывает сигнал CS на накопитель (D82, D83) и в магистраль выдается 16-разрядный код считанного слова. Считанная информация сопровождается выдачей из УУ в магистраль сигнала ВМ.

6.7.3. По сбросу сигнала Ч ПЗУ УУ сбрасывает сигналы ВМ, CS. ПЗУ переходит в исходное состояние и готово к новому циклу чтения.

6.8. КОНСТРУКЦИЯ

Конструктивно устройство 3500 размещено на двухсторонней печатной плате. Подключение к магистрали МПЦ ЗВМ "Электроника НЦ-31" осуществляется через два 32 контактных разъема ХТ1, ХТ2 типа СНП58-32/94x98-23-1-0 вилка. Подключение устройства 3500 к внутренней магистрали процессора ПРЦ осуществляется с помощью кабеля ПЗУ 4.853.074 (см. приложение 9, альбом №7) через разъем ХТ3 типа СНП-58-32/94x98-23-1-0 вилка. Габаритные размеры полностью смонтированной печатной платы 220x365,7x18мм

- 51 -

Содержание

1. УСТРОЙСТВО 9202. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.035.006 ТО	1
1.1. ВВЕДЕНИЕ	1
1.2. НАЗНАЧЕНИЕ	1
1.3. ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ДАННЫЕ И ХАРАКТЕРИСТИКИ	2
1.4. УСТРОЙСТВО И ПРИНЦИП РАБОТЫ	2
2. УСТРОЙСТВО 9209. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.035.007-02 ТО	5
2.1. ВВЕДЕНИЕ	5
2.2. НАЗНАЧЕНИЕ	5
2.3. ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ	5
2.4. УСТРОЙСТВО И ПРИНЦИП РАБОТЫ	6
3. УСТРОЙСТВО 9201. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.035.008 ТО	7
3.1. ВВЕДЕНИЕ	7
3.2. НАЗНАЧЕНИЕ	7
3.3. ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ	7
3.4. УСТРОЙСТВО И ПРИНЦИП РАБОТЫ	8
4. ЯЧЕЙКА АМТ. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.056.018 ТО	9
4.1. ВВЕДЕНИЕ	9
4.2. НАЗНАЧЕНИЕ	9
4.3. СОСТАВ АМТ	9
4.4. УСТРОЙСТВО И РАБОТА АМТ	10
5. ПАНЕЛЬ ПО. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.057.033 ТО	21
5.1. ВВЕДЕНИЕ	21
5.2. НАЗНАЧЕНИЕ	22
5.3. СОСТАВ ПАНЕЛИ ПО	23
5.4. ОПИСАНИЕ ПАНЕЛИ ПО	23
5.5. УСТРОЙСТВО И РАБОТА ПАНЕЛИ ПО	25
5.6. КОНСТРУКЦИЯ	36
6. УСТРОЙСТВО 3500. ТЕХНИЧЕСКОЕ ОПИСАНИЕ. 3.069.044 ТО	42
6.1. ВВЕДЕНИЕ	42
6.2. НАЗНАЧЕНИЕ	43
6.3. ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ДАННЫЕ	43
6.4. СОСТАВ	44
6.5. УСТРОЙСТВО И РАБОТА ОЗУ	45
6.6. РАБОТА ОТДЕЛЬНЫХ УЗЛОВ ОЗУ	48
6.7. УСТРОЙСТВО И РАБОТА ПЗУ	51
6.8. КОНСТРУКЦИЯ	51

Формат бумаги 60×84^{1/2}. Тир. 300 Зак. 3242 Печ. листов 3,25

Смоленская городская типография
Упрполиграфиздата Смоленского облисполкома
Индекс 214000, ул. Маршала Жукова, 16

— (КИП) - контр. измерит. преобраз.

— (КП) - контр. эл. извращ

— (КЭ) - контр. эл. автоматики

— (АМТ) адапт. мастер и прогр.
гайдлер

— (П.О) - пульт оператора 46 клавиш

034-1734 состоит из 2^х частей